- 上一篇：视频深度图像的产生和编码+文献综述
- 下一篇：复杂背景下红外目标检测方法研究+文献综述
VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。
VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。
2.5.2 VHDL模型结构
VHDL语言通常包括库说明、实体说明、结构体说明3个部分。
library ieee;
use ieee.std_logic_1164.all; --库说明
entity dff1 is
port(clk,d:in std_logic;
q:out std_logic);
end dff1; --实体说明
architecture rtl of dff1 is
begin
process(clk)
begin
if(clk'event and clk='1')then
q<=d;
end if;
end process;
end rtl; --结构体说明
VHDL提供5个库，IEEE库，STD库,VITAL库，自定义库和WORK库
IEEE库包含的常用程序包有：
std_logic_1164：常用数据类型（其中有std_logic、std_logic_vector数据类型）和函数的定义、各种类型转换 函数及逻辑运算。
std_logic_arith：它在std_logic_1164的基础上定义了无符号数unsigned、有符号数signed数据类型并为其定义了相应的算术运算、比较，无符号数unsigned、有符号数signed及整数integer之间转换函数。
std_logic_unsigned和std_logic_signed：定义了integer数据类型和std_logic及std_logic_vector数据类型混合运算的运算符，并定义了一个由std_logic_vector型到integer型的转换函数。其中std_logic_signed中定义的运算符是有符号数运算符。
-
PID控制在非线性时延离散混沌系统中的应用
-
基于OFDM的用户接入控制技术研究
-
基于OFDM的数字图像无线传输关键技术研究
-
LSSVM采用几何方法的图像观测技术实现
-
QPSK无线通信网络中基于...
-
HFSS毫米波波导滤波器设计
-
msp430g2553单片机高精度差分GPS技术研究
酸性水汽提装置总汽提塔设计+CAD图纸
杂拟谷盗体内共生菌沃尔...
电站锅炉暖风器设计任务书
中考体育项目与体育教学合理结合的研究
java+mysql车辆管理系统的设计+源代码
大众媒体对公共政策制定的影响
河岸冲刷和泥沙淤积的监测国内外研究现状
乳业同业并购式全产业链...
当代大学生慈善意识研究+文献综述
十二层带中心支撑钢结构...