- 上一篇：HFSS基于无网格法的基片集成波导滤波器分析研究
- 下一篇：Retinex算法低能见度图像增强处理研究
世界上最早的雷达信号模拟器出现在1950年左右，由美国的匹克·摩尔教授在堪萨斯大学利用水箱和压电传感器制造出了基于声学原理的仿真器：它再现了雷达信号的整个过程，包括传播，试验，遇到目标后反射再经由雷达接收回波进行处理。我国于70年代研制出了第一部雷达目标仿真器。近几年来，雷达目标模拟器技术日新月异，已经成功研制出了包括海陆空等各种目标的搜索、跟踪、实时侦查等多种用途的模拟器。[5]
目标模拟器启动之后，进行相应的初始化工作，随后进入等待实时控制计算机命令的待机状态。在收到实时控制计算机送来的模拟命令后，进入相应的工作模式开始目标信号模拟工作。
1．2 Verilog HDL硬件描述语言
Verilog HDL是一种硬件描述语言，该语言允许设计者进行从算法级、门级到开关级的多种抽象设计层次的数字系统建模。Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。此外，它提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。
Verilog HDL是由GDA(Gateway Design Automation)公司的PhilMoorby在1983年末首创的，于1995年成为IEEE标准，称为IEEE Std 1364－1995。它是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言。
Verilog HDL 语言能成为标准化的硬件描述语言并获得了广泛应用与它自身具备的优点密不可分，主要有：
（1） Verilog HDL语言从C编程语言中继承了多种操作符和结构，所有只要有C语言的编程经验就可以很快掌握。
（2） 采用Verilog HDL综合器生成的数字逻辑是一种标准的电子设计互换格式（EDIF）文件，独立于所采用的实现工艺。这使得工程师在功能设计、逻辑验证阶段不必过多考虑门级及工艺实现的具体细节。
（3） Verilog HDL语言提供电路结构总门数在5000门以上的软核和由软核构成的虚拟器件。在新电路的研制过程中，软核和虚拟器件可以很容易地借助EDA综合工具与其他外部逻辑结合为一体。这样软核和虚拟器件的重用性就可大大缩短设计周期，加快了复杂电路的设计。
1．3 实时控制计算机的主要功能
雷达目标模拟器主要用于实现模拟控制和数据处理。多功能多任务雷达中频模拟器有两种工作模式：情报模式和侦校模式。另外，关于被测目标的参数主要包括目标的类型、数量、距离范围、速度以及由自定义初始值所产生的测试所需航迹。这些控制命令和参数的设置都是通过VC界面来设置，然后经由实控机向模拟器发出的。所以说，实时控制计算机的主要作用就是产生波驻脉冲和PRF脉冲，向雷达目标模拟器送出波束指向、工作模式等控制参数以使其能够实时计算运动目标与波束的交汇情况，以及接收目标模拟器回馈的信息。
1．4 论文内容和章节安排文献综述
本文主要介绍了雷达目标模拟器的实时控制部分，讨论了实时控制计算机的软件设计。在现有的硬件平台基础上，软件设计是指分析老师所给任务书的具体要求，运用MFC编程实现人机交互界面，通过计算机设置控制命令和工作参数，然后编写符合工作时序的Verilog程序，搭建好工作板上FPGA芯片内部的电路，最终将控制命令和工作参数发送到目标模拟器。
本文重点讨论了实时控制计算机的Verilog实现，所用到的软件是Xilinx公司的硬件设计工具ISE。论文的各章节内容安排如下：
第一章：介绍了雷达目标模拟器的研究背景和发展现状，并引出了实时控制计算机对其工作模式、参数等进行控制的概念。确定了本文的主要研究内容为实时控制计算机的软件设计，同时介绍了用以编程的Verilog HDL硬件描述语言。