FPGA全同步数字频率计的设计(2)

菜单

4.8.1顶层文件原理.26

4.8.2顶层文件仿真结果.27

4.8.3顶层文件仿真分析.27

结论...28

致谢...29

参考文献.30

1 绪论 1.1 课题背景目的与意义频率在电子设计领域有着举足轻重的地位，是信号的基本特征之一[1]。测频是电子设计与应用的基石，随着技术变得更加成熟，测频技术也在不断的成长，各种测频方法与测频仪器五花八门。然而研究测频技术依然有着重要的意义。随着技术的发展，人们对测频的速度、精度、可靠性等技术指标要求越来越高。信息化时代，高频信号、高速超大规模电路的应用越发广泛，人们急需一种测频范围广、测频精度高、测频速度快、高度集成化、容易维护、容易设计、成本低的测频设备。传统的测频手段有示波器法和频谱仪法。示波器可以直观的看到信号波形，通过肉眼观察网格，获得信号周期，从而计算出信号频率。肉眼观察误差较大，而频率变化的信号难以在示波器上稳定显示，无法读数。这种方法只适用于对精度要求极低、频率稳定不变的信号。频谱仪法是将一段信号输入，计算得出频谱图，通过观察频谱图得出频率。此种方法精度相较于示波器法高，但是响应速度不够快，需要一定的时间输入信号片段和进行快速 FFT 计算，实时性的要求达不到。现在更为常用的方法是使用专业的频率计，频率计的设计可小可大，可以集成为一个系统的小模块，也可以制作独立的设备，使用方便，应用范围广，更加精准，实时性强。传统的频率计使用了分立元件进行设计，这种方法比较麻烦，所需要的时间长，容易出毛病，并且所生产的设备体积大，集成度低，元件的性能稳定性也差[2]。为了改善这些不足，而后采用集成电路设计，设计周期小，易于维护，集成度高，适应快速发展的需要，且稳定性强，可以根据需要增减功能模块，适用性更加广泛。但这一技术依然存在一定的不足，根据不同需要，每次都要重新调整设计，重新布线，重新实验工业成品，设计流程长，源]自{751·~论\文}网·www.751com.cn/ 成本降不下来。利用可编程逻辑器件设计则免去了这些麻烦，可编程逻辑器件可以高效率地设计和仿真，可以利用语言和原理图等多种方式进行设计，直接下载到 FPGA 芯片上，排出了布线、工业实现等困扰，FPGA芯片内数据可重复擦写修改，易于调试，且实现效果与最后的工业成品完全一致，缩短了理论实验和工业实现之间的差距，大大节省了开发成本，是一种理想的数字电路设计方案。
1.2 频率计发展概述随着时代的进步，频率计技术一直在不断的发展，人们研究出了各种不同的测频原理与技术，性能也不断提高[3]。现如今被人们广泛使用的测频方法有很多种，例如：时间——电压法、倍频法、直接法（M 法或 T 法，根据所测频率高低选择）、游标法、比较法、内插法以及多周期法等。每一种测频法都有各自的优点和缺点。直接测频法实施起来比较简单，精度达不到很高的要求。内插法和游标法所测量出来的结果更加精确，但是由于采用模拟电路设计，设计的时候显得非常麻烦[4]。比较测量法受限于标准时钟的频率，测频范围小，精度也不甚高。时间——电压变化法需要 A/D转换，效率低，使用了电容充放电原理，所以抗干扰弱。这几种方法都无法解决误差的问题，频率倍增法可以解决这一问题，但是倍频难度大，效果不好，成本很高，对频率过高的信号难以测量，测频范围不够广。现在一种新的测频技术可以即解决误差，又能够很好的兼容精度、速度、复杂度和测频范围等问题，这就是——全同步测频法。