-
摘要近年来，由于具有高速，低功耗，低噪声，低电磁辐射的特点，LVDS传输技术已在很多领域得到广泛应用。本课题利用LVDS数据通信技术在FPGA平台使用硬件描述语言（HDL）编写程序实现数字图像数据的高速与低功耗传输，并控制显示器接收数据和实现电视PAL制式显示。32616
- 上一篇：opencv视频序列中的目标跟踪平台开发meanshift
- 下一篇：射频模块的ARM控制与通讯软件设计
本文首先介绍了LVDS接口通信的发展现状和工作原理。接着对实现LVDS数据传输的硬件平台进行搭建，学习研究了串化器DS92LV1023E和解串器DS92LV1224芯片组的原理与使用。然后，基于Quartus II软件及各种技术协议和芯片手册要求，设计出满足LVDS传输技术要求的电路原理图，在CYCLONE III系列的FPGA芯片上使用Verilog HDL语言编程控制完成LVDS数据传输设计。同时根据电视PAL制式的要求，通过FPGA平台对接收数据按照PAL制协议编程，然后送入显示器使图像正确显示，并对整个系统进行仿真与调试。
关键词 LVDS FPGA 图像传输 PAL制显示
毕业论文设计说明书外文摘要
Title LVDS image transmission and display based on FPGA
Abstract
Due to its high speed, low energy consumption, low noise and low EMI, LVDS transmission technology has been widely used in various fields in recent years. Based on LVDS data transmission technology, this project use hardware description language (HDL) to complete digital image transmission with high speed and low power consumption in FPGA platform, then to control the screen to receive the data and display the image with PAL format.
This paper first introduces the development and principle of LVDS interface communication. After that, build the hardware platform to implement LVDS data transmission and study the main principle and implementation of serializer DS92LV1023E and deserializer DS92LV1224 chipset. Then, based on the Quartus II software, various technical protocol and datasheet, design the circuit diagram that meet the requirement of LVDS transmission, and use Verilog HDL to implement LVDS data transmission design on CYCLONE III chip. Meanwhile, use FPGA programing to display the image data stream transmitted by LVDS according to PAL standard, simulate and test the entire system.
Keywords LVDS FPGA image transmission PAL
目 次
1 绪论 1
1.1 LVDS技术的研究意义及发展现状 1
1.2 本文的研究背景 1
1.3 本文的主要工作 1
2 LVDS概述 3
2.1 工作原理 3
2.2 接口标准 4
2.3 典型结构 4
2.4 布线方式 5
3 LVDS软硬件平台与系统方案 7
3.1 总体方案设计 7
3.2 Cyclone III系列FPGA 7
3.3 DS92LV1023E和DS92LV1224芯片组 7
3.3.1 概述 8
3.3.2 各管脚排列及功能 9
3.3.3 工作状态 10
3.4 硬件平台整体结构 11
3.5 FPGA软件开发平台 12
3.5.1 Quartus II概述 12
3.5.2 Verilog HDL语言 13
4 基于FPGA的软件程序设计 14
4.2 LVDS发送端软件设计流程 14
4.2.1 发送端原理图 14
4.2.2 时钟模块 14
4.2.3 数据缓存模块 15
4.2.3 LVDS驱动模块 15
4.3 LVDS接收端软件设计流程 16
4.3.1 接收显示端原理图 16
4.3.2 数据接收模块 17
4.4 PAL制图像显示 17
4.4.1 PAL制显示原理 17
4.4.2 图像选择信号、消隐信号、同步信号 18